Last Updated on
Contents
AIで強化されたEDA設計ツールSynopsys.aiの登場
3年間のパンデミック後、電子設計自動化（EDA）の大手企業、Synopsysは2023年にようやく現場活動を再開しました。先日開催された「SNUG Taiwan 2023ユーザー大会」では、SynopsysのCEOであるAart de Geusが特別に米国から台湾へ訪れ、主要なスピーチでEDA技術の進化とIC設計プロセスにおけるその進展を詳細に分析しました。また、AIが補助機能を持つEDA設計ツールを設計プロセスに導入する方法について説明し、設計効率と生産性の向上に向けた新たなSynopsys.aiソリューションを発表しました。このイベントは、業界の専門家近千名を集め、大盛況となりました。
Synopsys Users Group（SNUG）- 台湾での20年以上の歴史
SNUGは、台湾で最大規模の技術会議の一つであり、半導体設計および製造業界を中心に活動しており、台湾で20年以上にわたり開催されています。今年のイベントでは、20以上の主要な半導体メーカーが設計研究の知識を共有し、40以上のIC設計技術の進歩について紹介しました。また、Synopsysはこの会議を通じて、最新のAIアプリケーションソリューションを発表しました。
AIがもたらす新たな視点- Synopsys.aiによる設計スケジュールと人的コストの削減
Aart de Geus氏は、3年前にSynopsysが初めて発表した「Design Space Optimization AI」(DSO.ai)は、チップ設計の最適化を目指した最初の自己学習AIアプリケーションであると強調しました。彼は、現在既に200以上の商用設計プロジェクトでこのソリューションが採用され、チップの最適化とテープアウトが成功しており、AIがチップ設計における重要な技術になっていることを明らかにしました。
新たに発表されたSynopsys.aiは、EDA開発ツールとしては初めて設計、検証、テスト、製造などのEDAプロセス全体をカバーしたAI駆動のソリューションとなります。これにより、エンジニアは深層学習とAIを用いてすべての設計プロセスを最適化し、個々のマシンまたはクラウド環境で、より多くのワークロードを柔軟に拡張して処理することが可能になります。
Synopsys.aiによるIC設計課題の解決
最も時間を消費するチップ設計のステップの一つは、検証カバレッジの目標を達成し、収束と回帰分析を行うことです。これには広範なテストカバレッジを把握する必要があります。Synopsys.aiは、自動化プロセスを使用してデザインの移行を高速化し、テストケースを生成できます。手動でテストを生成する必要性を減らし、より精密な予測エラー検出とカバレッジ範囲を増やすことができます。
さらに、自動テスト生成機能は、シリコン欠陥のカバレッジを減らし、テストパターンを最適化して結果を早く得ることができます。また、AIの使用により、チップ設計の欠陥とエラーをより正確かつ効率的に検出することが可能となり、これは従来の技術を凌ぎます。機械学習は、訓練によりチップ設計中の潜在的な故障のパターンと指標を識別することが可能であり、これによりチップ設計者は故障をより迅速かつ正確に検出し診断することができ、検証プロセス中のエラーや欠陥の数を削減することができます。
Synopsys.aiの未来とその発展
Synopsysの目標は、AIを使用してチップ設計の複雑な課題を解決し、エンジニアリングの効率と生産性を向上させることです。今後、SynopsysはSynopsys.aiをさらに開発し、半導体業界を推進するためのより優れた、より速い、そしてよりコスト効率の良いソリューションを提供することを目指しています。
